Universidad de Castilla-La Mancha
 
Escuela Superior de Ingeniería Informática

 

  cambiar a curso:   2017-18   2019-20



Grado en Ingeniería Informática


TRABAJOS FIN DE GRADO
curso: 2018-19

Aceleración del codificador de vídeo usando arquitectura multicore Xeon Phi


Tecnologías Específicas

Ingeniería de Computadores
Tecnologías de la Información
 


Descripcion y Objetivos

VVC esta siendo desarrollado por el JCT-VC para reemplazar a su predecesor, el estándar HEVC. El objetivo principal de VVC es mejorar significativamente los prestaciones de Rate-Distortion (RD) comparado con HEVC para hacer posible nuevas aplicaciones, como las resoluciones mayores que las de Alta Defición (HD) (como 4K, 3840x2160 píxeles, y 8K, 7680x4320 píxeles). Con el esfuerzo colaborativo de muchos expertos, VVC puede proveer aproximadamente el doble de compresión que los estándares hasta ahora usados manteniendo la misma calidad, a costa sin embargo de costes computacionales extremadamente superiores y hacen que las implementaciones concretas sean un tanto ineficientes si se presigue alcanzar ejecución en tiempo real. 

Afortunadamente, muchos de estos códecs, el código del codificador puede ser paralelizado, y el auge de las arquitecturas paralelas ha hecho esta opcion muy interesante. En concreto ya no es dificil encontrar arquitectura de procesador con múltiples cores que favoren la ejecución de aplicaciones en varios hilos...pero realmente las aplicaciones están preparadas para ejecutarse de forma parelela? En este TFG se persigue la idea de diseñar un algoritmo que "rompa" esas dependecias secuenciales para permitir la ejecución paralela del codificador de vídeo VVC y, para ir más allá, se propone usar como arquitectura parelela el nuevo co-procesador multi-hilo desarrollado por Intel, el denominado Xeon Phi. Para tal fin, podemos ayudarnos de la librería openMP que permite distribuir varios hilos entre diferentes nodos de procesamiento con el fin de reducir el proceso de codificación mientras se mantegan unas prestaciones de calidad y compresión aceptables.

 


Metodología y Competencias

Para el desarrollo del TFG se seguirán los siguientes pasos/etapas:
- Revisión de los conceptos básicos sobre codificación de vídeo
- Revisión de los conceptos de OpenMP y de las arquitecturas Xeon Phi

- Desarrollo de un algoritmo paralelo multi-hilo sobre el codificador VVC
- Evaluación de rendimiento 

- Escritura de la memoria

Este TFG permite completar la competencia específica [TI6] de la Intensificación de Tecnologías de la Información, y las competencias [IC2][IC3][IC7] de la Intensificación de Ingeniería de Computadores.

Tecnología específica. Ingeniería de computadores
 
[IC2] Capacidad de desarrollar procesadores específicos y sistemas  empotrados, así como desarrollar y optimizar el software de dichos sistemas.
[IC3] Capacidad de analizar y evaluar arquitecturas de computadores, incluyendo plataformas paralelas y distribuidas, así como desarrollar y optimizar software para las mismas.
[IC7] Capacidad para analizar, evaluar, seleccionar y configurar plataformas hardware para el desarrollo y ejecución de aplicaciones y servicios informáticos.
 

Tecnología específica. Tecnologías de la información

[TI6] Capacidad de concebir sistemas, aplicaciones y servicios basados en tecnologías de red, incluyendo Internet, web, comercio electrónico, multimedia, servicios interactivos y computación móvil.

 


Medios a utilizar

Los medios software como son las librerías son de acceso público y los medios hardware como las máquinas donde ejecutar la aplicación se dispone de varias de ellas en el i3a, donde el alumno tendrá acceso

 


Bibliografía

[1]  ITU-T and ISO/IEC JTC 1: Advanced Video Coding for Generic Audiovisual Services. ITU-T Rec. H.264/AVC and ISO/IEC 14496-10 (including SVC extension). March 2010.

[2]  H. Schwarz, D. Marpe and T. Wiegand, “Overview of the Scalable Video Coding Extension of the H.264/AVC Standard”, IEEE Transactions on Circuits and Systems for Video Technology, vol. 17, n. 9, pp: 1103-1120, September 2007.

[3]  Bross, Benjamin. Han, Woo-Jin. Ohm, Jens-Rainer. Sullivan, Gary J. Wang, Ye-Kui. Wiegand, Thomas. “High efficiency video coding (HEVC) text specification draft 10 (for FDIS & Consent)”. JCTVC-L1003. Enero, 2013

[4] https://es.wikipedia.org/wiki/Intel_MIC

[5] https://es.wikipedia.org/wiki/OpenMP

 


Tutores


CUENCA CASTILLO, PEDRO ÁNGEL
CEBRIAN MARQUEZ, GABRIEL
 

Alumno




 

 

Sindicación  Sindicación  Sindicación  Sindicación

Curso: 2018-19
© Escuela Superior de Ingeniería Informática
Edificio Infante Don Juan Manuel
Avda. de España s/n
02071 Albacete

informatica.ab@uclm.es
aviso legal
generar código QR de la página